斯坦福数字延迟发生器 DG645 — 低抖动延迟发生器

技术资料下载：DG645数据手册                 DG645使用手册

DG645 数字延迟发生器

DG645 是一款多功能数字延迟/脉冲发生器，可在高达 10 MHz 的重复频率下提供精确定义的脉冲。与旧设计相比，该仪器提供了多项改进 — 更低的抖动、更高的精度、更快的触发速率和更多的输出。DG645还具有以太网、GPIB和RS-232接口，用于仪器的计算机或网络控制。

延迟发生器定时

时序图

所有数字延迟发生器都通过计算快速时钟（通常为100 MHz）的周期来测量时间间隔。大多数数字延迟发生器还具有较短的可编程模拟延迟，以实现比时钟周期更精细的时间间隔。不幸的是，如果触发与时钟不同相，则可能会出现一个时序不确定性的时钟周期（通常为10 ns）。

DG645 通过测量触发相对于内部时钟的时序并补偿模拟延迟来消除时序不确定性。这种方法可将抖动降低约100×并允许内部速率发生器以任何速率工作，而不仅仅是时钟频率的子倍数。

触发

DG645 具有多种触发模式。周期抖动小于 100 ps 的内部速率发生器可在 100 μHz 至 10 MHz 范围内设置，分辨率为 1 μHz。具有可调阈值和斜率的外部触发输入可以触发定时周期、突发周期或单次触发。一键触发单次射击。线路触发器与交流电源同步工作。后面板触发抑制输入可以在定时周期内禁用触发器或任何脉冲输出。

DG645 通过触发抑制和预缩放功能支持许多复杂的触发要求。

触发器延迟设置连续触发之间的最短时间。如果应用程序中的触发事件产生显著的噪声瞬变，在生成下一个触发器之前需要时间衰减，这将非常有用。触发保持也可用于以输入触发速率的子倍数触发DG645。

前面板输出

触发预缩放使DG645能够以更快的信号源同步触发，但触发频率是原始触发频率的子倍数。例如，DG645 可以以 1 kHz 的频率触发，但可以通过将触发输入预缩放 80，80 来与以 000 MHz 运行的锁模激光器同步。此外，DG645还为每个前面板输出包含一个单独的预分频器，使每个输出能够以触发速率的子倍数运行。

前面板输出

有五个前面板输出：T₀、AB、CD、EF 和 GH。The T₀输出在定时周期内置位。T的前缘₀是零时间参考。编程延迟（A、B、C、D、E、F、G 和 H）设置为 0 s 至 2000 s，分辨率为 5 ps，以控制四个脉冲输出的前沿和后沿的时序。

每个前面板输出可以驱动 50 Ω 负载，并具有 50 Ω源阻抗。输出幅度可在 0.5 至 5.0 V 范围内设置，输出失调范围可超过 ±2 VDC，以提供几乎任何逻辑电平（NIM、ECL、PECL、CMOS 等）。在任何输出幅度下，输出转换时间均小于2 ns。

组合输出

后面板输出

可选后面板输出，支持各种应用。选项 1 提供 T₀5 V逻辑电平的输出和1个编程延迟（A、B、C、D、E、F、G和H），转换时间小于2 ns。选项30提供相同的输出，但为100 V、5 ns脉冲，转换时间小于3 ns，适用于高噪声环境中的定时分配。选项 5 提供 1 个组合输出，可在 50 V 逻辑电平下提供 <> 至 <> 个脉冲，转换时间小于 <> ns。每个输出具有 <> Ω源阻抗。

时基

标准时基的精度为 5 ppm，抖动10^-8，适用于许多应用。可选时基适用于需要更好速率和延迟精度或降低速率和延迟抖动的用户。

标准时基延迟1 s的时序误差可高达5 μs，OCXO时基的时序误差为200 ns，但铷时基的时序误差仅为500 ps（校准后一年）。

时序误差与延迟

对于短延迟，抖动通常为 20 ps。但是，对于 1 s 延迟，标准时基可以贡献高达 10 ns 的额外抖动，而可选时基贡献的额外抖动不到 10 ps。

快速上升时间模块

DG645 前面板输出的转换时间小于 2 ns。SRD1 是一个内置于直插式 BNC 连接器中的附件，可将前面板输出的上升时间缩短到 100 ps 以下。前面板最多可连接五个 SRD1，以减少所有输出的上升时间。

抖动与延迟